摘要:信道建模是研究臨近空間通信技術(shù)、評估系統傳輸特性的基礎和重要方法。臨近空間飛行器從低速向高速發(fā)展,信道變化頻次隨飛行器速度增大而愈加頻繁。為實(shí)現對臨空通信過(guò)程中信道衰落的實(shí)時(shí)仿真,研制基于中央處理器(Central Processing Unit,CPU)和現場(chǎng)可編輯門(mén)陣列(Field-Programmable Gate Array,FPGA)架構、參數1 ms更新一次的臨空信道模擬器。該模擬器內置氣象性損耗模型和無(wú)線(xiàn)信道衰落模型,CPU端通過(guò)設計狀態(tài)機控制模塊、優(yōu)化參數計算邏輯、優(yōu)化操作系統來(lái)壓縮信道參數的計算時(shí)間。FPGA部分設計關(guān)鍵信息同步方案、基于狀態(tài)機的雙保障更新機制保證參數的可靠穩定傳輸、并行加速處理實(shí)現信息交互和增強信號處理速度。實(shí)測結果表明,上述方案有效提升了臨空信道模擬器的參數計算速度和信號處理速度,可實(shí)現信道參數隨收發(fā)機運動(dòng)1 ms更新一次。