摘要:提出了一種基于高層次綜合技術(shù)的可編程晶振自適應配置方案,利用高層次綜合技術(shù)實(shí)現了晶振參數的浮點(diǎn)計算及IIC總線(xiàn)通信,并以此為基礎實(shí)現了可編程晶振的自適應配置;經(jīng)測試,相對于傳統RTL實(shí)現方式,使用高層次綜合技術(shù)實(shí)現可編程晶振的參數計算和配置,其代碼量?jì)H為前者的1/10至1/20,開(kāi)發(fā)周期僅為前者的1/4至1/10,且代碼運行效率并無(wú)明顯降低;結果表明,高層次綜合技術(shù)不僅能夠有效提高FPGA在算法開(kāi)發(fā)、數據處理等領(lǐng)域的設計、開(kāi)發(fā)效率,在FPGA接口和時(shí)序設計方面也有較好的應用和推廣價(jià)值。