摘要:雷達高速數字電路模塊(基于VPX總線(xiàn))的高速數字接口測試過(guò)程中,針對出現的高速數字信號質(zhì)量不理想的問(wèn)題,分析了該現象出現的原因并最終提出了保證測試過(guò)程中高速信號的信號完整性的解決方案:在高速信號連接電路設計中避免出現多個(gè)終端輸出。實(shí)驗結果表明,高速信號接口單一輸出端的高速信號質(zhì)量相比多個(gè)輸出端的信號質(zhì)量有明顯改善,信號誤碼率優(yōu)化了e10倍;通過(guò)眼圖測量,信號速率為1.25Gbps時(shí)單一輸出端的高速信號眼高為8.9uW,眼寬為730ps,多個(gè)輸出端的信號已經(jīng)無(wú)法形成眼圖。驗證了高速數字信號測試時(shí)為了保證信號完整性應避免出現多個(gè)終端輸出的正確性。