摘要:本文設計一種基于微處理器嵌入結構的數字集成電路測試系統。該系統在保留了傳統數字集成電路測試系統使用的布爾差分算法的基礎上,將布爾差分算法形成的中間大數據進(jìn)行模糊神經(jīng)網(wǎng)絡(luò )的進(jìn)一步分析,使得布爾差分算法獲得可測故障捕捉結果的同時(shí),將不可測故障進(jìn)行充分捕捉。經(jīng)過(guò)實(shí)測,發(fā)現升級后算法在測試敏感度和特異度方面均獲得提升。該技術(shù)革新成果將對高復雜度硬件系統的測試工作帶來(lái)顯著(zhù)的效率提升。
鄭宇,方嵐,李蘇蘇,謝玉巧.微處理器下的數字集成電路測試系統設計計算機測量與控制[J].,2021,29(3):27-31.
您是本站第 4754718 訪(fǎng)問(wèn)者
通信地址:北京市海淀區阜成路14號航天12院
電話(huà)/傳真:01068372068 68767886 68370689 68371556 E-mail:ck@chinamca.com
版權所有:計算機測量與控制 ® 2025 版權所有
京公網(wǎng)安備 11010802026262號